# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-087986

(43) Date of publication of application: 12.04.1991

(51)Int.CI.

G06G 7/18

G06F 7/544

(21)Application number : 01-226113

(71)Applicant : NEC ENG LTD

(22) Date of filing:

30.08.1989

(72)Inventor: IMAEDA YOSHITERU

# (54) INTEGRATOR

## (57)Abstract:


feeding back a sampling error part to an input. CONSTITUTION: Instead of a noise generator in the conventional integrator, a delay device 4 provided on the output of an adder 1, a D/A converter 5 provided on the output of an A/D converter 2, and a differentiator 6 which subtrates the output of the D/A converter from the output of the delay device 4 and inputs it to an adder 1, are provided. And, the delay device 4 has the delay time from the A/D converter 2 to the output of the D/A

converter 5, only the difference error part of the sampling

differentiator 6, and is fed back through the adder 1 to the input. This, the error after the integration is made

error at the A/D converter 2 is taken out by the

PURPOSE: To minimize an error after integration by



smaller, and the integration time is shortened to obtain the necessary accuracy.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑱ 日本国特許庁(JP)

① 特許出題公開

# ◎ 公開特許公報(A)

平3-87986

@Int.Cl.3

識別記号

庁內整逗番号

每公開 平成3年(1991)4月12日

G 06 G 7/18 G 06 F 7/544 E 6945-5B A 7056-5B

審査請求 未請求 欝求項の数 1 (全3頁)

必発明の名称 積分器

②特 顧 平1-226113

**20出 顧平1(1989)8月30日** 

**@**発 朔 者 今 枝

袋 輝

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

⑦出 騒 人 日本電気エンジニアリ

東京都港区西新橋 3 丁目20番 4 号

ング株式会社

②代 理 人 弁理士 内 原 晋

#### 明 知 書

1. 発明の名称 積分器

#### 2. 特許請求の範囲

A/D変換器によりディジタル変換したデータ セディジタル複分する複分器において、ディジタ ル変換したデータセ再度アナログ変換するD/A 変換器と、このD/A変換器の出力信号とこの出 力信号が前記A/D変換器への入力となったとき の入力信号とから益分を検出する差分器と、この 並分器の出力を前記A/D変換器の入力へフィー ドバックする加算器とを有することを特徴とする 質分器。

# 3. 発明の詳細な説明

(建築上の利用分野)

本発明は競分器、特にアナログ信号をディジョル化して競分を行なう競分器に関する。

## [使来の技術]

従来、この種の複分器は、第2因に構成図を示すように、ノイズ発生器9と、ノイズ発生器9の出力と入力アナログ信号でとを加算する加算器1と、加算器1の出力をA/D変換器2と、A/D変換器2の出力を複分するディジェル複分器3とにより構成されている。

第2日において、入力フナログ信号でなれ、 A/D変換器2の出力をX。、サンプリング調差をAx。、ディジタル積分器3の出力をZaとすると、ノイズを入れない場合は

$$Z = \sum_{\bullet=\bullet}^{\bullet+\bullet} X_{\bullet} = \sum_{\bullet=\bullet}^{\bullet+\bullet} X_{\bullet} - \sum_{\bullet=\bullet}^{\bullet+\bullet} \Delta_{\bullet} X_{\bullet}$$

低し、a は積分を始めるポイント、b は積分時間、x \* は自然数、X \* = x \* - 0 x \* 、 - 9.5 < 4 x \* < 0.5 、 X \* は 整数。</li>

となり、 Ax .分の誤差を持つ。 サンプリング 駅益は入力によっては可感り偏寄った値となり、 額分器の出力により x .の平均をとるときなどは、

## 特周平3-87986(2)

X。に比べてあまり特度が上がらない。これは | Bin 2 Ax. | が必ずしも | 以下にはならない からである。

ノイズN。を入れるとAx。は拡散されるので

$$Z = \sum_{i=1}^{N} X_i = \sum_{i=1}^{N} X_i - \sum_{i=1}^{N} N'$$
.

但し、N'.=N.+ax.-a、aは任意の整 数、-0.5<N'.<0.5。

となる。この場合は | g im Z N' , | < 1 となるの で積分時間もを大きくとる、即ちサンプル数を大 きくとれば

$$\frac{z_{\cdot}}{b} = \frac{\sum_{i=1}^{b} x_{\cdot}}{b}$$

となり、綺度を上げることができる。

## (発明が解決しようとする誤題)

上遊した従来のA/D登談器を用いた積分器は、 ノイズを加えてサンブル数を可収り大きくとらな いと演算時の精度が上らないという欠点がある。

〔辞頭を解決するための手段〕

のみ敢出され、加算器しを介して入力にフィード バックされる.

A/Dg終器2で発生するサンプリング調整を Axa, 入力アナログ信号でせょ、とすると、加算 器iの出力x1.は

 $x' = x + \Delta x = x$ 

A/D変換器2の出力をX。=x'。- ムx。とす 4. 図面の締単な説明 ると(但し、一0.8 < A×. < 0.8)、ディジタル 競分器3の出力2aは

$$Z \Delta = \sum_{n=1}^{\infty} X_n = \sum_{n=1}^{\infty} (x'_n - \Delta x_n)$$
$$= \sum_{n=1}^{\infty} (x_n + \Delta x_{n-1} - \Delta x_n)$$
$$= \sum_{n=1}^{\infty} x_n + (\Delta x_{n-1} - \Delta x_{n-1})$$

となる。 ここマー1 < Δ x ... < Δ x ... < 1 であ る。使って、2gはサンブル数に拘らず、常に誤 差は「以下となるので最小線のサンブル数で最大 限の精度を得ることができる。

## (発明の効果)

以上説明したように本発明は、サンプリング族

本益明の複分器は、A/D変換器によりディジ **ォル変換したデータをディジタル競分する積分器** - において、ディジタル変換したデータを再変フナ ログ変換するD/A変換器と、このD/A変換器 の出力に号とこの出力は号が前記A/D架鉄等へ の入力となったときの入力信号とから差分を検出 する益分器と、この盤分器の出力を前配A/D変 換器の入力へフィードバックする加算器とを有す ることにより構成される。

#### (寂然街)

次に、太発明について図面を参照して説明する。 第1回は本発明の一奥施州の様底図で、第2図 の従来の疲分器においてノイズ筎生器9の代りに、 加算器!の出力に設けた遅延器 4 と、A/D 変換 器2の出力に設けたD/A変換器5と、遅延器4 の出力からD/A変換器5の出力を差引き加算器 1に入力する強分器8とが設けられている。 遅延 器もはA/D変換器2からD/A変換器5の出力 までの遅延時間を有していて、A/D更換器 2 で 起きたサンプリング調整は差分器6により誤差分

並分を入力へフィードバックすることにより、 渡 分した後の誤籤を最小限にすることができる効果 がある。また膜蓋を小さくできることにより、必 要な精変を出すために積分時間を短かくできると いう効果がある。

第1回は本発男の一実施例の構成図、第2回は 従来のA/D変換器を用いた積分器の構成図であ

1 ····加算器、2 ·····A/D変換器、3 ····· ディジタル積分器、4……選延器、5……D/A 変換器、6……差分器。

代道人 弁理士

# 待開平3-87986(3)

